

(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号

特許第7050063号
(P7050063)

(45)発行日 令和4年4月7日(2022.4.7)

(24)登録日 令和4年3月30日(2022.3.30)

(51)Int. Cl.	F I
H O 1 L 21/338 (2006.01)	H O 1 L 29/80 H
H O 1 L 29/778 (2006.01)	H O 1 L 29/80 M
H O 1 L 29/812 (2006.01)	H O 1 L 29/78 3 0 1 G
H O 1 L 21/336 (2006.01)	H O 1 L 29/78 3 0 1 P
H O 1 L 29/78 (2006.01)	H O 1 L 29/78 6 5 2 T

請求項の数 3 (全 12 頁) 最終頁に続く

(21)出願番号	特願2019-527189(P2019-527189)	(73)特許権者	502327850
(86)(22)出願日	平成29年11月20日(2017.11.20)		フォルシュングスフェアブント ベルリン
(65)公表番号	特表2020-513688(P2020-513688A)		エー ファウ
(43)公表日	令和2年5月14日(2020.5.14)		F o r s c h u n g s v e r b u n d B
(86)国際出願番号	PCT/EP2017/079707		e r l i n e . V .
(87)国際公開番号	W02018/091699		ドイツ連邦共和国 ベルリン ルドヴェア
(87)国際公開日	平成30年5月24日(2018.5.24)		シヨセー 17
審査請求日	令和2年3月12日(2020.3.12)		R u d o w e r C h a u s s e e 1 7 ,
(31)優先権主張番号	102016122399.9		D - 1 2 4 8 9 B e r l i n , G e r m
(32)優先日	平成28年11月21日(2016.11.21)		a n y
(33)優先権主張国・地域又は機関	ドイツ(DE)	(74)代理人	110001139
前置審査			S K特許業務法人
		(74)代理人	100130328
			弁理士 奥野 彰彦

最終頁に続く

(54)【発明の名称】 ゲート構造とその製造方法

(57)【特許請求の範囲】

【請求項1】

内部キャビティ(55)を有するゲート構造を製造するための方法であって、

a)基板(10)を提供する工程であって、

前記基板(10)は、前記基板(10)上に配置された活性層(20)と、前記活性層(20)上に配置された中間層(40)とを有する基板であるか、又は

前記基板(10)は、前記基板(10)上に配置された活性層(20)と、前記活性層(20)上に配置された中間層(40)と、前記活性層(20)と前記中間層(40)との間に直接配置される誘電体層(30)とを有する基板である、

工程、

b)前記中間層(40)に凹部(45)を形成する工程であって、

凹部(45)は、前記中間層(40)全体を通り、前記活性層(20)に向かって延在し、前記中間層(40)における前記凹部(45)の上端部の丸みの度合いは、前記ゲート構造内の内部キャビティ(55)のサイズ及び形状を調整するために用いられる、

工程、

c)スパッタリングにより、ショットキー金属(52)を堆積させることによって、前記凹部(45)を充填及び被覆する工程であって、

前記被覆は、前記ショットキー金属(52)が、完全に前記凹部(45)を被覆し、前記凹部(45)の上となるまで少なくとも続けられ、

前記ショットキー金属(52)が、その中に前記ショットキー金属(52)によって完

全に囲まれた前記内部キャビティ (5 5) を形成する、
工程、

d) 前記堆積させたショットキー金属 (5 2) から接触要素 (5 0) を構成する工程であ
って、

前記接触要素 (5 0) は、少なくとも部分的に前記中間層 (4 0) の上に直接載っている
か、又は

前記接触要素 (5 0) は、前記凹部 (4 5) を充填、及び被覆する前に、前記凹部 (4
5) の表面に誘電体クラディング (3 2) を堆積することによって、前記活性層 (2 0
)、及び前記中間層 (4 0) から分離されている、

工程、

を含む、方法。

【請求項 2】

請求項 1 に記載の方法であって、

前記中間層 (4 0) の上の前記ショットキー金属 (5 2) を被覆するゲート金属 (6 0)
を堆積する工程をさらに含む、方法。

【請求項 3】

請求項 2 に記載の方法であって、前記中間層 (4 0) の上の前記接触要素 (5 0) を、前
記ゲート金属 (6 0) と共に、誘電被覆層 (7 0) によって囲う工程をさらに含む、方法
。

【発明の詳細な説明】

【技術分野】

【 0 0 0 1】

本発明は、ゲート構造、及びその製造方法に関する。特に、本発明は、熱機械的ストレス
が低減され、信頼性が向上された (エレクトロマイグレーション又はゲート金属の拡散が
より少ない) 電界効果トランジスタのゲート構造に関する。

【背景技術】

【 0 0 0 2】

「ゲート」という用語は、特に電界効果トランジスタ (F E T) について、F E T を制御
するために使用される接続を表すために用いられる。他の接続は、ソースとドレインであ
る。ゲートに印加する電圧を変えることによって、ドレインとソースとの間の電流の流れ
を制御することができる。これらの個々の接続は、スイッチング素子の電氣的接続を可能
にし、電極として、供給された電圧と電流をアクティブスイッチングレンジに導く。よっ
て、ゲート接続は、制御電極又は制御接続とも呼ばれる。ゲート接続と、それを関連する
スイッチング素子に包埋したものの構造的構成を、ゲート構造と称する。

【 0 0 0 3】

U S 7 , 4 7 6 , 6 0 0 B 1 には、F E T 用のゲート構造と、それに対応する製造工程が
記載されている。U S 7 , 4 7 6 , 6 0 0 B 1 は、表面上に結晶シリコンからエピタキシ
ャル成長させたメサ型積層体に関連し、積層体には、電氣的金属接続が適用されている。

【 0 0 0 4】

T 字型のゲート構造、いわゆる T ゲートは、U S 2 0 0 2 / 0 0 4 8 8 5 8 A 1 に記載さ
れている。T ゲートは、半導体デバイス (例えば、金属半導体電界効果トランジスタ (M
e S F E T) 、高電子移動度トランジスタ (H E M T) 等) の導電ゲート領域であり、そ
の上部領域は、その基部の領域 (例えば、半導体デバイスの活性領域の近く) よりも広い
。上記の配置の利点は、半導体部品内のゲートの狭い領域に渡って、極めて短いチャネル
長さを実現でき、それにより、高い動作周波数及び高いトランスコンダクタンスが達成さ
れながらも、T ゲートの高い導電率により、より広い上部ゲート領域に渡って、高速スイ
ッチングスピードが可能となることである。

【 0 0 0 5】

U S 5 , 0 5 3 , 3 4 8 A には、自己整合タイプの T ゲート H E M T の製造方法が開示さ
れている。U S 2 0 1 3 / 0 1 0 5 8 1 7 もまた、T ゲート構造を有する H E M T を開示

10

20

30

40

50

する。US7,608,497B1には、パッシベートされたゲート構造の形態における、改良されたTゲートを有するトランジスタと、その製造方法が開示されている。

【0006】

上記トランジスタは、いわゆるショートゲートトランジスタである。このようなタイプのトランジスタでは、ゲート領域の長さが可能な限り短く保たれ、それにより、ゲート接触の上部領域は、高い電気伝導性を有する金属導体として設計される。スイッチング素子の活性領域は、一般に異なる半導体材料から構成される。これらの非常に不均質な材料系では、異種の材料がお互いに影響を及ぼし、そのため相互作用する可能性がある。

【0007】

特に、従来技術においては、スイッチング素子の信頼性及び電氣的性能に悪影響を及ぼす2つの問題が生じる。1つ目の問題は、ゲート接触（又は、ゲート層系の金属部分）のメタライゼーションの高導電性の部分（例えば、Au）が、スイッチング素子の活性領域（以下、活性ゾーン、又は活性層ともいう）の半導体材料の表面にマイグレーション（又は、電界駆動拡散）することである。このことは、様々な化学反応を介して、特にピット形成をもたらす、さらには、それがトランジスタの動作中のエラーをもたらす、信頼性の低下（例えば、寿命が短くなる）をもたらす。2つ目の問題は、周囲の材料、特に周囲のパッシベーション、又は隣接する半導体材料と連動した、ゲート端子のメタライゼーションの熱的安定性に関する。極めて狭いスペースに多種の材料が組み合わせられた、近年のFETの非常に複雑な構造は、個々の材料の熱膨張係数の適合性の欠如をもたらす。そのため、スイッチング素子の動作中、高い熱機械的負荷がゲート領域に生じる可能性がある。このスイッチング素子で局所的に生じる機械的ストレスは、スイッチング素子によって、十分に補償、又は緩和されないため、この影響によって、特に、境界層と上記材料において欠陥が発生し、結果として、望ましくないリーク電流と、スイッチング素子の早期の故障が生じる可能性がある。

【発明の概要】

【発明が解決しようとする課題】

【0008】

したがって、本発明の課題は、上記した従来技術の欠点を克服した代替のゲート構造を提供することである。特に、熱機械的ストレスが少なく、信頼性が高い（従来よりも、エレクトロマイグレーション、又はゲート金属の拡散が少ない）、電界効果トランジスタ（FET）のゲート構造が特定される。したがって、FETと、そのようなFETの製造方法が開示され、本発明のFETと、そのようなFETの製造方法は、本発明に対応するゲート構造を有する。

【課題を解決するための手段】

【0009】

これらの課題は、本発明の請求項1に係る特徴によって解決され、同様に、本発明の請求項8に係る特徴によって解決される。本発明の適切な形態は従属請求項に含まれる。

【0010】

本発明に係るゲート構造は、基板と、前記基板上に配置された活性層と、前記活性層上に配置された中間層であって、前記中間層全体を通り、前記活性層の方向に延在する凹部を有する中間層、及び前記凹部の内部に配置された接触要素を有し、前記接触要素は前記凹部を完全に充填し、中間層の上方まで延在し、前記接触要素は少なくとも部分的に中間層の上に直接載り、前記接触要素は、ショットキー金属から作られており、前記接触要素はショットキー金属によって完全に囲まれた内部キャビティを有する。

【0011】

基板はSiCから成ることが好ましい。また、Si、サファイア、GaAs、InP、及びGaNから作られた基板もまた好ましい。

【0012】

主な電氣的スイッチングと伝導過程は活性層で生じる。活性層は、可変ドーピングにより異なる半導体材料で作られた、多数の異に構成された領域又はゾーンを有することができ

10

20

30

40

50

る。活性層は、好ましくは半導体材料としてAlGaIn/GaNを含むことができる。そのような他の好ましい材料複合体は、AlN/GaN、InAlN/GaN、Si、AlGaAs/InAlAs、GaAs、及びSiCである。二元複合材料では、それぞれの材料含有量は0%から100%の間とすることができる。

【0013】

特に、中間層は、活性層と接触要素との間に配置されているパッシブ層である。ここで、「パッシブ」とは、この層が、スイッチング素子内の電荷輸送にほとんど、又は全く影響を及ぼさないことを意味する。中間層の典型的な例は、好ましくはSiNxから作られた、誘電体パッシブ層である。このようなパッシブ層には、好ましくは、SiOx、SiNxOy、Al2O3、ZnO、フルオロシリケートガラス(FSG)、ベンゾシクロブテン(BCB)、又はポリイミド(PI)もまた含まれる。中間層は、スペーサー層とすることもできる。中間層の好ましい厚さは、50nmから1000nmの間である。

10

【0014】

本発明によれば、中間層の内部に凹部が配置され、凹部は中間層全体を通り、活性層の方向に延在している。この凹部は、中間層を通して、活性領域への電気的アクセスを可能にするゲートトレンチである。接触要素は、中間層の内部のこの開口内に配置される。

【0015】

接触要素は、上記凹部を完全に充填し、かつ、中間層の上まで延在しており、接触要素は、少なくとも部分的に、中間層の上に直接載っている。好ましくは、本発明に係るゲート構造はTゲートであり、少なくとも部分的に中間層上に載った接触要素の一部が、T字領域の水平線に相当する。一般に、T字型構造は非常に広く解釈され、特に、マッシュルーム型、矢印型、又はリベット型と呼ばれることが多い。本発明の開示範囲内において、接触要素は他のどのような形態とすることも可能である。完全に充填される、とは、ショットキー金属がその上の金属と共に、凹部の表面全体を被覆することもできることを意味し、すなわち、これらの領域とショットキー金属の間には、キャビティがないことを意味する。

20

【0016】

接触要素は、ショットキー金属から作られている。好ましくは、ショットキー金属は、Irである。Pt、Ni、Al、Os、TiW、及びWSiもまた、好ましい。従来技術とは対照的に、ショットキー金属から作られている接触要素は、凹部を完全に(適合して)充填し、したがって、側壁上には、均質でキャビティのないコーティングもまた確保される。ショットキー金属は、インターフェイスとしても作用し、Au、Cu、Al、又はAgなどの導電性材料と、半導体との間の拡散の影響を防ぐことができる。ショットキー金属は、主に、いわゆるショットキー接触層用の従来ゲート構造において、使用されている。対照的に、本発明によれば、接触要素全体が、「厚い」ショットキー金属から作られている。

30

【0017】

本発明によれば、接触要素は、その内部に、ショットキー金属によって完全に囲まれたキャビティを有する。このことは、中間層における、凹部の完全な充填と矛盾せず、なぜならば、ショットキー金属によって、凹部の表面を完全に被覆することを意味するものと理解されるからである。特に、接触要素の内部のキャビティは、真空、空気又は任意の不活性ガスを含むことができる。キャビティは、凹部の幅内の中央に位置することが好ましい。好ましくは、キャビティは楕円形である。好ましくは、キャビティは中間層の上まで延在する。キャビティの容積は、凹部の容積の少なくとも10%であることが好ましく、少なくとも20%であることが好ましく、少なくとも50%であることが好ましく、少なくとも75%であることが好ましく、少なくとも95%であることが更により好ましい。

40

【0018】

好ましくは、中間層は、50nmから1000nmの間の厚みを有する。好ましくは、下層との境界における凹部の幅は、10nmから300nmの間である。対応する凹部の幅は、10nmから250nmの間であることが好ましく、10nmから200nmの間で

50

あることが好ましく、10 nmから150 nmの間であることが好ましく、10 nmから100 nmの間であることが好ましく、10 nmから50 nmの間であることが更により好ましい。なぜならば、本発明による利点、特に目標とされる電圧緩和は、凹部の幅が狭くなるにしたがって、ますます重要となるからである。しかしながら、より広い凹部幅についても、特に、500 nm未満、好ましくは400 nm未満、更により好ましくは350 nm未満の凹部幅についても、上記利点は明らかである。上記2つのパラメータ間の比（厚み対幅の比）は、好ましくは1.5 : 1 ~ 2.5 : 1、より好ましくは1.75 : 1 ~ 2.25 : 1、更により好ましくは1.9 : 1 ~ 2.1 : 1である。例えば、中間層は275 nmから325 nmの間の厚さを有するものとすることができ、下層との境界における凹部は、125 nmから175 nmの間の幅を有するものとするができる。対応する接触要素は、凹部を完全に充填し、接触要素は、好ましくは中間層の上方275 nm ~ 325 nmまで延在する。

10

【0019】

本発明の思想は、凹部の狭い壁と、半導体材料との両方に、直接内部で接触する厚いショットキー金属を用いることによって、アモルファス、又は少なくともナノ結晶の接触要素の形成を可能とすることであり、この接触要素は、ゲート接触として、従来技術に対し、以下の利点を有する。

【0020】

1) ショットキー金属が、半導体の全表面、又は半導体に適用された追加のパッシブ層を完全に覆うように、すなわち、これらの領域とショットキー金属の間には、キャビティがないように、凹部をメタライゼーションすることができる。

20

【0021】

2) ショットキー金属の接触要素は、接触要素に適用され導電性が高められた追加のゲート金属と、接触要素の下の半導体表面との間の拡散障壁を実現する。特にこれは、接触要素の追加の金コーティングから、チャンネルエリア、すなわち活性層への金のマイグレーション又は拡散を、効果的に防止する。

【0022】

3) 本発明によって形成された接触要素内のキャビティは、複合材料内で生じる機械的ストレスを緩和するエリアとなる。このように、例えば、高温処理によって生じる機械的変形を吸収することができる。特に、キャビティはスイッチング素子の動作中に生じる熱機械的負荷を効果的に補償することができ、その結果、その悪影響を防ぐことができるか、又は少なくとも大幅に軽減することができる。特にこれは、ゲートエリアにおける機械的欠陥の形成を抑制する。

30

【0023】

本発明に係るゲート構造の第一の実施形態では、接触要素と活性層とは、互いに直接接している。したがって、接触要素のショットキー金属は、活性半導体材料（例えば、そこで形成されるトランジスタのチャンネルエリア）と直接接している。特に、活性層とショットキー金属の間には、キャビティがない。第1の実施形態は、例えば、HEMT又はMESFETのゲート構造とすることができる。

【0024】

本発明によるゲート構造の第二の実施形態では、接触要素は、誘電体クラディングによって、活性層及び中間層から分離されている。ここで、クラディングという用語は、接触要素の厚みよりも比較的薄い薄膜であって、かつ、いくつかの側壁で、接触要素を囲む薄膜を表すために用いられる（層の厚さが、好ましくは1 nmから50 nmの間である）。好ましくは、クラディングは、Al₂O₃のような誘電材料（ゲート誘電体）で作られる。SiO_x、SiN_xO_y、ZrO₂、TiO₂、Ta₂O₅、BST/BSTO、STO、及びPZTもまた、好ましい。第2の実施形態は、例えば、金属酸化物半導体電界効果トランジスタ(MOSFET)のゲート構造の第1の変形例とすることができる。

40

【0025】

本発明によるゲート構造の第三の実施形態は、活性層と中間層との間に直接配置された誘

50

電体層を更に含み、接触要素は、誘電体層に直接接触するものとする事ができる。したがって、接触要素のショットキー金属は、直接、誘電体層に隣接している。具体的には、誘電体層とショットキー金属との間には、キャビティがない。好ましくは、誘電体層は1 nmから50 nmの間の厚みを有する。好ましくは、誘電体層はAl₂O₃を含む。SiO_x、SiN_xO_y、ZrO₂、TiO₂、Ta₂O₅、BST/BSTO、STO、及びPZTもまた、好ましい。第3の実施形態は、金属酸化物半導体電界効果トランジスタ(MOSFET)のゲート構造の第2の変形例とすることができる。

【0026】

好ましくは、中間層は、少なくとも第一中間層及び第二中間層を含む。中間層を中間層積層体とすることもまた、可能である。

【0027】

本発明に係るゲート構造の第4の実施形態は、縦型FETのゲート構造とすることができる。例えば、基板はn⁺-GaN基板、活性層はn-GaNドリフト層、第一中間層はp型GaN層、第二中間層はn⁺-GaN層とすることができる。対応する接触要素は、上記の3つの代表的な実施形態のうちの1つに従って、活性層と直接接するものとする事もできるし、誘電体クラディングによって活性層と中間層とから分離されるものとする事もできるし、活性層と中間層の間に直接配置された誘電体層によって活性層から分離され、接触要素は誘電体層に直接接するものとする事もできる。

【0028】

好ましくは、中間層の上の接触要素は、ゲート金属で直接覆われている。中間層の上の接触要素は、ゲート金属と共に、誘電被覆層によって完全に囲まれていることもまた、好ましい。ゲート金属は、好ましくはAuとすることができる。Cu、Al、Ag、及びこれらの金属の合金もまた、好ましい。誘電被覆層は、好ましくはSiN_xとすることができる。SiO_x、SiN_xO_y、Al₂O₃、ZnO、フルオロシリケートガラス(FSG)、及びポリイミド(PI)もまた、好ましい。誘電被覆層の厚みは、好ましくは、0 nmから1000 nmの間である。

【0029】

本発明に係るゲート構造を製造するための方法は、基板を提供する工程であって、前記基板は、前記基板上に配置された活性層と、前記活性層上に配置された中間層とを有する基板である、工程、前記中間層に凹部を形成する工程であって、前記凹部は、前記中間層全体を通り、前記活性層に向かって延在する凹部である、工程、スパッタリングにより、ショットキー金属を堆積させることによって、凹部を充填及び被覆する工程であって、前記被覆は、ショットキー金属が凹部の上まで凹部を完全に被覆するまで少なくとも続けられる、工程、堆積させたショットキー金属から接触要素を構成する工程であって、前記接触要素は、少なくとも部分的に前記中間層の上に直接載っている、工程、を含む。

【0030】

好ましくは、中間層の厚みは、50 nmから1000 nmの間である。

【0031】

中間層における凹部は、中間層に、電子ビームリソグラフィ、又は光リソグラフィに適したコーティング(レジスト)を適用し、対応するフォトリソグラフィ工程をレジスト層に用いて、エッチングマスクを形成して、中間層に凹部を形成することによって、形成することができる。好ましいコーティング材料には、ZEP520A、PMMA、PMGI、コポリマー、及びLORが含まれる。

【0032】

中間層の凹部は、中間層に適した形成工程によって形成することができる。好ましくは、下層との境界における凹部の幅が、10 nmから300 nmの間である。対応する凹部の幅は、10 nmから250 nmの間であることが好ましく、10 nmから200 nmの間

10

20

30

40

50

であることが好ましく、10 nmから150 nmの間であることが好ましく、10 nmから100 nmの間であることが好ましく、10 nmから50 nmの間であることが更により好ましい。なぜならば、本発明による利点、特に目標とされる電圧緩和は、凹部の幅が狭くなるにしたがって、ますます重要となるからである。しかしながら、より広い凹部幅についても、特に、500 nm未満、好ましくは400 nm未満、更により好ましくは350 nm未満の凹部幅についても、上記利点は明らかである。凹部の側壁の傾きは、好ましくは90°から30°の間であり、90°の角度において、凹部の側壁は、下層の上に垂直に配置される。構成工程において、中間層における凹部の上端部の丸みの度合いは、製造パラメータを適切に選択することによって、調整可能である。このパラメータは、本発明に係るゲート構造内のキャビティのサイズ及び形状を調整するために用いることができ、丸みが消失した場合（すなわち、端部領域の丸みがない場合）、最大サイズのキャビティを達成することができる。端部領域の丸みが増すにつれて、形成されるキャビティのサイズは小さくなる。

10

【0033】

任意で、中間層に凹部を形成した後に、凹部の表面に誘電体クラディングを堆積させることができる。

【0034】

次に、スパッタリングにより、ショットキー金属を堆積することによって、凹部を充填及び被覆し、被覆は、ショットキー金属が凹部の上まで、完全に凹部を被覆するまで少なくとも続けられる。スパッタリングは、好ましくはマグネトロンスパッタリングにより行われ、例えば、Ar雰囲気（圧力範囲0.1 Paから5 Paの間、電力範囲0 Wから1000 Wの間）内で行うことができる。基板ホルダーの回転速度は、好ましくは、0 rpmから100 rpmの間とすることができる。耐熱性ショットキー金属を使用する場合は、堆積した金属の剥離を防ぐために、荷重を制御する必要がある。

20

【0035】

充填中、ショットキー金属は、凹部の側壁と、下層（例えば、活性層、又は追加の誘電体層）の両方をコーティングする。ショットキー金属をスパッタリングすると、凹部の底部への材料の適用量は、凹部の上部に比べて少なくなる。このことにより、充填が増大するにつれて、凹部の上部での材料成長は増大し、凹部の内部での金属層のさらなる成長は、ますます抑制される。特に、上記したプロセスウィンドウにおいて、凹部の過成長は、Tゲートに典型的な構造サイズにおいて発生し、本発明に係る上記した方法によって製造された凹部のショットキーメタライゼーションの内部に、キャビティが生じる。このキャビティは、凹部の側壁上のショットキー金属の横方向の成長速度がより低いことにより、凹部の上でショットキー金属が結合し、形成される。キャビティを形成するプロセスは自己整合的である。

30

【0036】

ショットキー金属の堆積に続いて、堆積されたショットキー金属から接触要素を構成することができる。ここで、接触要素は、少なくとも部分的に、中間層の上に直接載っている。この構成工程は、従来の技術水準の自己整合Tゲートを生成するための対応する工程に、ほぼ相当する。

40

【0037】

第一に、2層のコーティングは、構造体の表面に、上下に重ねて適用することができ、中間層の凹部の上にある下部コーティング層は、同じ箇所の上部コーティング層で構成された開口部に比べ、より大きい開口部を有するよう構成される。好ましくは、コーティング開口部は、50 nmから1500 nmの間の構造サイズを有する。

【0038】

好ましくは、本発明に係る方法の次の工程は、中間層の上にショットキー金属を被覆するゲート金属を堆積することである。堆積されたゲート金属は、その後、適切なエッチングプロセスにおいて、過剰なショットキー金属を除去するための、自己整合エッチングマスクとして使用することができる。そのような方法は、Tゲート構造の形成に、特に適して

50

いる。

【0039】

好ましくは、その後、中間層の上の接触要素は、ゲート金属と共に、誘電被覆層によって完全に囲まれるものとすることができる。これは、特に、誘電体コーティングの堆積によって、行うことができる。

【図面の簡単な説明】

【0040】

本発明は、対応する図面を用いて、以下の例において説明される。

【図1】図1は、従来技術による従来のゲート構造の概略構造である。

【図2】図2は、本発明の第1の実施形態の概略構造である。

【図3】図3は、本発明の第2の実施形態の概略構造である。

【図4】図4は、本発明の第3の実施形態の概略構造である。

【図5】図5は、本発明の第4の実施形態の概略構造である。

【図6】本発明に係るゲート構造を製造するための、本発明に係る方法の「充填及び被覆」工程の略図である。

【発明を実施するための形態】

【0041】

図面の詳細な説明

図1は、従来技術に係る、従来のゲート構造の概略構造を示している。図1は、特に、HEMT又はMESFETにおいて、典型的に用いられるTゲートである。図1は、ゲート構造を示しており、このゲート構造は、基板10、基板10上に配置された活性層20、活性層20上に配置された中間層40であって、中間層40全体を通り前記活性層20に向かって延在する凹部45を有する中間層40、及び凹部45の内部に配置される接触要素50を備える。接触要素50は、凹部45を完全に、かつ均一に充填し、中間層40の上まで延在し、接触要素50は少なくとも部分的に直接中間層40の上に載っている。ここで、接触要素は、ゲート金属60から成る。ゲート金属60は、例えば、Auとすることができる。接触要素50は、ショットキー金属52のクラディングによって、活性層20及び中間層40から分離されている。ショットキー金属は、特に、Ir又はPtの薄層とすることもできる。接触要素50は、中間層40の上の誘電被覆層70によって、完全に囲まれている。

【0042】

図2は、本発明の第1の実施形態の概略構成を示している。これもまた、特に、HEMT又はMESFET用のTゲートとすることができる。図2は、本発明に係るゲート構造を示しており、このゲート構造は、基板10、基板10上に配置された活性層20、活性層20上に配置された中間層40であって、中間層40全体を通り前記活性層20に向かって延在する凹部45を有する中間層40、及び凹部45の内部に配置される接触要素50、を含む。接触要素50は、凹部45を完全、かつ均一に充填し、中間層40の上まで延在し、接触要素50は、少なくとも部分的に、中間層40の上に直接載り、接触要素50は、ショットキー金属52から構成され、接触要素50は、前記ショットキー金属52によって完全に囲まれた内部キャビティ55を有する。接触要素50は、活性層20と直接接している。さらに、中間層40の上の接触要素50は、ゲート金属60によって直接被覆され、接触要素50は、ゲート金属60と共に、中間層40の上の誘電被覆層70によって、完全に囲まれている。

【0043】

図3は、本発明の第2実施形態の概略構成を示す図である。特に、図3は、MOSFETのTゲートとすることができる(変形例1)。示された表記は、可能な限り図2に示された表記と対応し、参照符号、及び参照符号の割り当てはそれに応じて適用されている。しかしながら、図2とは異なり、本実施形態に係るゲート構造は、活性層20と中間層40との間に直接配置された追加の誘電体層30を含み、接触要素50は誘電体層30と直接接している。

10

20

30

40

50

【 0 0 4 4 】

図 4 は、本発明の第 3 実施形態の概略構成を示している。特に、図 4 は、M O S F E T の T ゲートとすることができる（変形例 1）。示された表記は、可能な限り図 2 に示された表記と対応し、参照符号、及び参照符号の割り当てはそれに応じて適用されている。図 2 とは対照的に、本実施形態に係るゲート構造は、接触要素 5 0 が誘電体クラディング 3 2 によって活性層 2 0 及び中間層 4 0 から分離されていることを示している。

【 0 0 4 5 】

図 5 は、本発明の第 4 実施形態の概略構成を示している。特に、図 5 は、M O S F E T の T ゲートとすることができる（変形例 2）。示された表記は、可能な限り図 4 に示された表記と対応し、参照符号、及び参照符号の割り当てはそれに応じて適用されている。図 4 とは対照的に、中間層 4 0 は、第一中間層 4 2 と第二中間層 4 4 とから形成されている。さらに、ソース金属 8 0 が誘電被覆層 7 0 の上に設けられている。図示された縦型トランジスタには、基板 1 0 の背面にドレインコンタクト 9 0 も配置されている。好ましくは、基板 1 0 は n^+ - G a N 基板であり、活性層 2 0 は n - G a N ドリフト層であり、第一中間層 4 2 は p 型 G a N 層であり、そして第二中間層 4 4 は n^+ - G a N 層である。

【 0 0 4 6 】

図 6 は、本発明に係るゲート構造を製造するための、本発明に係る方法の「充填及び被覆」工程の概略図を示している。基板 1 0 が提供されており、この基板 1 0 は、基板 1 0 の上に配置された活性層 2 0 と、活性層 2 0 上に配置された中間層 4 0 とを有する。さらに、中間層 4 0 には凹部 4 5 が形成され、凹部 4 5 は中間層 4 0 全体を通して活性層 2 0 に向かって延在している。次に、ショットキー金属 5 2 をスパッタリングすることにより、凹部 4 5 の充填及び被覆を行い、被覆は、ショットキー金属 5 2 が凹部 4 5 の上まで、凹部 4 5 を完全に覆うまで少なくとも続けられる。

【 0 0 4 7 】

充填の間、ショットキー金属 5 2 は凹部 4 5 の側壁と下の活性層 2 0（又は追加の誘電体層 3 0）の両方をコーティングする。ショットキー金属 5 2 をスパッタリングすると、凹部 4 5 の底部に対する材料の適用は、凹部 4 5 の上部に比べて少なくなる。これにより、充填が増大するにつれて、凹部 4 5 の上部での材料成長は増大し、凹部 4 5 の内部での金属層のさらなる成長は、ますます抑制される。特に、T ゲートのための典型的な構造サイズは、凹部 4 5 の過成長を招き、このようにして製造された凹部 4 5 のショットキーメタライゼーションの内部には、キャビティ 5 5 が形成される。このキャビティ 5 5 は、凹部 4 5 の側壁上のショットキー金属 5 2 の横方向の成長速度がより低いことにより、凹部 4 5 の上でショットキー金属 5 2 が結合し、形成される。キャビティ 5 5 を形成するプロセスは、自己整合的である。

【 0 0 4 8 】

最後の図示ステップでは、堆積されたショットキー金属 5 2 から作られた接触要素 5 0 の構造は単にハッチングで示されており、接触要素 5 0 は少なくとも部分的に中間層 4 0 の上に直接配置されている。本発明に係るゲート構造の内部に、ゲートの T 字型の形状が明確に見える。

【 符号の説明 】

【 0 0 4 9 】

- 1 0 基板
- 2 0 活性層
- 3 0 誘電体層
- 3 2 誘電体クラディング
- 4 0 中間層
- 4 2 第一中間層
- 4 4 第二中間層
- 4 5 凹部
- 5 0 接触要素

10

20


30

40

50

- 5 2 ショットキー金属
- 5 5 キャビティ
- 6 0 ゲート金属
- 7 0 誘電被覆層
- 8 0 ソース金属
- 9 0 ドレインコンタクト

【 図 1 】



先行技術

Fig. 1

【 図 2 】




Fig. 2

【 図 3 】




Fig. 3

【 図 4 】




Fig. 4

【 図 5 】




Fig. 5

【 図 6 】




Fig. 6

フロントページの続き

(51)Int.Cl.		F I		
H 0 1 L	29/12 (2006.01)	H 0 1 L	29/78	6 5 2 K
H 0 1 L	29/423 (2006.01)	H 0 1 L	29/78	6 5 8 F
H 0 1 L	29/49 (2006.01)	H 0 1 L	29/58	G
H 0 1 L	29/41 (2006.01)	H 0 1 L	29/44	S
H 0 1 L	21/285 (2006.01)	H 0 1 L	21/285	S
		H 0 1 L	29/58	Z

(74)代理人 100130672

弁理士 伊藤 寛之

(72)発明者 オシポフ, コンスタンティン

ドイツ 1 2 3 5 3 ベルリン ドレープケヴェーグ 1 3

(72)発明者 ロッシー, リチャード

ドイツ 1 4 1 9 7 ベルリン ピンガー シュトラーセ 7 0

(72)発明者 ヴェルフル, ハンス - ヨアヒム

ドイツ 1 5 7 3 8 ツオイテン リューレリング 3

審査官 杉山 芳弘

(56)参考文献 特開平 1 0 - 3 3 5 3 5 1 (J P , A)

特開 2 0 1 4 - 1 8 3 1 2 5 (J P , A)

特開 2 0 1 1 - 2 3 8 8 0 5 (J P , A)

特開平 0 4 - 1 3 2 2 3 2 (J P , A)

米国特許出願公開第 2 0 1 5 / 0 1 3 2 9 3 2 (U S , A 1)

(58)調査した分野(Int.Cl., D B名)

H 0 1 L 2 9 / 7 7 8

H 0 1 L 2 9 / 8 1 2

H 0 1 L 2 1 / 3 3 8

H 0 1 L 2 9 / 7 8

H 0 1 L 2 1 / 3 3 6